

DIC Lab3 Report

姓名：冯峻 学号：523031910148

2025 年 11 月 28 日

1 Task 1: Use Logical Effort to Size Gates

1.1 电路情况

本任务研究的组合逻辑门链结构为：(input) $\rightarrow$ inv(minimum size) $\rightarrow$ 3-NAND $\rightarrow$ 2-NOR $\rightarrow$ inv2 $\rightarrow$ (output) $\rightarrow$ load($64 \times$ inv)。我们需要选择合适的 3-NAND、2-NOR、inv2 尺寸，以使得从 input 到 output 的延迟最小。衡量延时的方法为： $t_p = (t_{pHL} + t_{pLH})/2$ 。

采用 PTM 16nm FinFET 高性能模型，设置栅极长度 $L_g = 20\text{nm}$ ，电源电压 $V_{DD} = 0.75\text{V}$ ，仿真温度为 25°C 。

1.2 理论优化阶段

1.2.1 优化方法建模

（待完善）

1.2.2 理论优化结果

通过求解脚本得到的理论最优解电路参数为： $f_1 = 3.722$ ， $f_2 = 1.861$ ， $f_3 = 2.482$ ， $f_4 = 3.722$ ， $S_1 = 1$ ， $S_2 = 3.722$ ， $S_3 = 6.928$ ， $S_4 = 17.19$ 。由于 FinFET 的 fin number 必须为整数，将尺寸参数四舍五入后得到： $S_2 = 4$ ， $S_3 = 7$ ， $S_4 = 17$ 。

1.3 HSPICE 仿真阶段

在仿真时，我们不仅选择理论最优点 ($S_2 = 4$, $S_3 = 7$, $S_4 = 17$)，还在其附近进行参数扫描，以获得更精确的最优延迟。具体扫描范围为： S_2 : 2 to 6, S_3 : 5 to 9, S_4 : 15 to 19。

1.4 仿真结果与分析

仿真结果表明，最优尺寸组合为 $S_2 = 6$, $S_3 = 5$, $S_4 = 15$ ，对应的延迟参数为 $t_{pLH} = 33.28\text{ps}$, $t_{pHL} = 41.70\text{ps}$, $t_p = 37.49\text{ps}$ 。部分仿真数据如表1所示。

表 1: Task1 部分仿真结果

S_2	S_3	S_4	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
6	5	15	33.28	41.70	37.49
5	5	15	33.58	42.41	37.99
6	5	16	33.20	41.83	37.52
6	5	17	33.17	41.99	37.58
4	5	15	34.21	43.67	38.94
6	6	15	35.10	43.37	39.24

可以观察到，仿真得到的最优尺寸 ($S_2 = 6$, $S_3 = 5$, $S_4 = 15$) 与理论值 ($S_2 = 4$, $S_3 = 7$, $S_4 = 17$) 存在差异。（待完善）

2 Task 2: Use Logical Effort to Optimize 4×16 Decoder

2.1 电路情况

本任务利用互补逻辑门搭建一个完整的 4 to 16 解码器。电路结构包含四层：第一层是 4 个反相器，输入 A_3, A_2, A_1, A_0 ，输出 NA_3, NA_2, NA_1, NA_0 ；第二层是 4 个反相器，输出 PA_3, PA_2, PA_1, PA_0 ；第三层是 8 个 NAND2 门，实现 $(PA_3, NA_3) \times (PA_2, NA_2)$ 和 $(PA_1, NA_1) \times (PA_0, NA_0)$ 的笛卡尔积；最后一层是 16 个 NOR2 门，输出 $word_0$ 到 $word_{15}$ 。

负载电容等效于 128 倍最小反相器尺寸的反相器。优化目标是考察从电路中第一级反相器的输出结点 ($NA_0 \sim NA_3$) 到负载电容输入结点的最小延迟，优化方法是在 $word_x$ 和负载电容间插入多级反相器作为缓冲。

关键路径为： $A_3 \rightarrow Xinv31 \rightarrow NA_3 \rightarrow Xinv32 \rightarrow PA_3 \rightarrow XNAND2_7 \rightarrow PA3_PA2 \rightarrow XNOR2_15 \rightarrow word_{15}$ 。

2.2 理论优化阶段

2.2.1 优化方法建模

（待完善）

2.2.2 理论优化结果

根据理论分析,计算路径努力 $H = GBF$, 其中 $G = 1 \times \frac{3}{2} \times \frac{3}{2} \times 1^m = \frac{9}{4}$ (m 级反相器各贡献 $g = 1$), $B = 8$, $F = 128$, 因此 $H = 2304$ 。延迟函数 $D = (m+3) \cdot 2304^{1/(m+3)} + m + 5$, 通过求解得到理论最优参数为 $m = 3$, $N = 6$, $D = 28.81$, $h_{opt} = 3.63$ 。

2.3 HSPICE 仿真阶段

2.3.1 插入反相器级数的进一步确定

虽然理论上在 $m = 3$ 时达到最优延迟, 但实际情况可能有出入。因此对 $m = 0$ 到 $m = 5$ 的情况进行了仿真, 每种情况采用对应的最优尺寸参数。仿真结果如表2所示。

表 2: 不同反相器级数 m 的延迟结果

m	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
0	63.48	43.60	53.54
1	35.59	46.13	40.86
2	42.41	33.22	37.81
3	34.77	42.07	38.42
4	42.19	35.52	38.86
5	36.87	42.43	39.65

可以发现, 实际上在 $m = 2$ 时有最优延迟 ($t_p = 37.81\text{ps}$), 与理论预测的 $m = 3$ 有所不同。

2.3.2 尺寸参数的精细扫描

根据以上结果, 不仅在 $m = 2$ 时扫描参数, 还在临近的 $m = 1$ 和 $m = 3$ 时同时扫描, 尽可能扩大范围得到最优延迟。三种情况的参数扫描范围如下:

对于 $m = 1$: XNAND2_size 扫描范围为 [2, 3, 4], XNOR2_size 扫描范围为 [3, 4, 5], buffer_0_size 扫描范围为 [14, 16, 18, 20, 22]。

对于 $m = 2$: XNAND2_size 扫描范围为 [1, 2, 3], XNOR2_size 扫描范围为 [1, 2, 3], buffer_0_size 扫描范围为 [4, 5, 6, 7, 8], buffer_1_size 扫描范围为 [21, 24, 27, 30, 33]。

对于 $m = 3$: XNAND2_size 扫描范围为 [1, 2, 3], XNOR2_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [2, 3, 4], buffer_1_size 扫描范围为 [8, 11, 14], buffer_2_size 扫描范围为 [28, 33, 38]。

2.3.3 仿真结果与分析

三种情况的最优尺寸参数及对应延迟如下:

$m = 1$ 时: XNAND2_size = 3, XNOR2_size = 5, buffer_0_size = 18, 得到 $t_{pLH} = 35.61\text{ps}$, $t_{pHL} = 45.95\text{ps}$, $t_p = 40.78\text{ps}$ 。

$m = 2$ 时: XNAND2_size = 2, XNOR2_size = 2, buffer_0_size = 6, buffer_1_size = 24, 得到 $t_{pLH} = 42.34\text{ps}$, $t_{pHL} = 33.04\text{ps}$, $t_p = 37.69\text{ps}$ 。

$m = 3$ 时: XNAND2_size = 1, XNOR2_size = 1, buffer_0_size = 2, buffer_1_size = 8, buffer_2_size = 28, 得到 $t_{pLH} = 34.22\text{ps}$, $t_{pHL} = 40.70\text{ps}$, $t_p = 37.46\text{ps}$ 。

部分参数精细扫描的仿真数据如表3、4、5所示。

表 3: Task2 $m = 1$ 时部分参数精细扫描结果

XNAND2	XNOR2	buffer_0	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
3	5	18	35.61	45.95	40.78
3	5	20	35.34	46.26	40.80
3	4	18	35.59	46.13	40.86
3	5	16	36.13	45.77	40.95
3	4	20	35.43	46.58	41.01
2	4	18	35.33	46.90	41.12

表 4: Task2 $m = 2$ 时部分参数精细扫描结果

XNAND2	XNOR2	buffer_0	buffer_1	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
2	2	6	24	42.34	33.04	37.69
2	2	7	24	42.73	32.90	37.82
2	2	5	24	42.19	33.46	37.83
2	2	6	27	42.41	33.22	37.81
2	3	7	24	42.84	33.16	38.00
1	2	6	24	45.04	33.87	39.46

表 5: Task2 $m = 3$ 时部分参数精细扫描结果

XNAND2	XNOR2	buf_0	buf_1	buf_2	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
1	1	2	8	28	34.22	40.70	37.46
1	1	3	8	28	33.67	41.31	37.49
1	1	3	11	33	33.75	41.47	37.61
1	1	2	8	33	34.31	40.95	37.63
1	1	3	11	28	33.85	41.44	37.65
2	1	3	8	28	34.74	41.88	38.31

综合以上结果, 在 $m = 3$ 时获得了最优延迟 $t_p = 37.46\text{ps}$ 。

2.3.4 关键路径参数分析

关键路径为 $NA_3 \rightarrow Xinv32 \rightarrow PA_3 \rightarrow XNAND2_7 \rightarrow PA3_PA2 \rightarrow XNOR2_15 \rightarrow word_{15} \rightarrow buffer_0 \rightarrow buffer_1 \rightarrow buffer_2 \rightarrow load$ 。

对于仿真得到的最优参数 ($m = 3$)，各门的逻辑努力参数如表6所示。

表 6: Task2 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv32	1	1	8	1
XNAND2_7	1	4/3	4	1
XNOR2_15	1	5/3	1	2
buffer_0	2	1	1	4
buffer_1	8	1	1	3.5
buffer_2	28	1	1	4.57

路径参数计算: $G = 1 \times \frac{4}{3} \times \frac{5}{3} \times 1 \times 1 \times 1 = \frac{20}{9} \approx 2.22$, $B = 8 \times 4 \times 1 \times 1 \times 1 \times 1 = 32$, $F = 1 \times 1 \times 2 \times 4 \times 3.5 \times 4.57 \approx 128$, $H = GBF \approx 2.22 \times 32 \times 128 = 9103$ 。

对于理论分析得到的最优参数 ($m = 3, h_{opt} = 3.63$)，理想情况下各门参数如表7所示。

表 7: Task2 理论最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 $f = gh$
Xinv32	1	1	8	3.63
XNAND2	3.63	4/3	4	4.84
XNOR2	4.69	5/3	1	6.05
buffer_0	8.47	1	1	3.63
buffer_1	30.74	1	1	3.63
buffer_2	111.6	1	1	1.15

理论计算: $G = 1 \times \frac{4}{3} \times \frac{5}{3} \times 1^3 = \frac{20}{9}$, $B = 8 \times 4 \times 1^4 = 32$, $F = C_{load}/C_{in} = 128$, $H = GBF = \frac{20}{9} \times 32 \times 128 = 9102$ 。(待完善)

3 Task 3: Use Logical Effort to Optimize 5×32 Decoder

3.1 电路情况

本任务利用互补逻辑门搭建一个完整的 5 to 32 解码器。电路结构包含：第一层 5 个反相器，输入 A_4, A_3, A_2, A_1, A_0 ，输出 $NA_4, NA_3, NA_2, NA_1, NA_0$ ；第二层 5 个反相器，输出 $PA_4, PA_3, PA_2, PA_1, PA_0$ ；第三层包含 1 个反相器（生成 NPA_0 ）和 8 个 NAND2 门；最后一层是 32 个 NOR3 门，输出 $word_0$ 到 $word_{31}$ 。负载电容等效于 256 倍最小反相器尺寸的反相器。

与 Task 2 不同的是，本任务存在两条不同的关键路径：

关键路径 1 (H1_pro): $A_0 \rightarrow Xinv01 \rightarrow NA_0 \rightarrow Xinv02 \rightarrow PA_0 \rightarrow XinvPA0 \rightarrow NPA_0 \rightarrow XNOR3_1 \rightarrow word_1$

关键路径 2 (H2): $A_1 \rightarrow Xinv11 \rightarrow NA_1 \rightarrow Xinv12 \rightarrow PA_1 \rightarrow XNAND2_1 \rightarrow NA2_PA1 \rightarrow XNOR3_2 \rightarrow word_2$

这两条关键路径独立考虑，给出对应两组最优参数。

3.2 理论优化阶段

3.2.1 优化方法建模

（待完善）

3.2.2 理论优化结果

对于 H1_pro 路径，路径努力 $H_{min} = 16 \times 2 \times 256 = 8192$ ，延迟函数 $D = (m + 3) \cdot 8192^{1/(m+3)} + m + 6$ ，理论最优参数为 $m = 4$ ， $N = 7$ ， $D = 35.36$ ， $h_{opt} = 3.62$ 。

对于 H2 路径，路径努力 $H_{min} = 3 \times 16 \times 256 = 12288$ ，延迟函数 $D = (m + 3) \cdot 12288^{1/(m+3)} + m + 6$ ，理论最优参数为 $m = 4$ ， $N = 7$ ， $D = 36.87$ ， $h_{opt} = 3.84$ 。

3.3 HSPICE 仿真阶段

3.3.1 插入反相器级数的进一步确定

对两条关键路径分别进行了不同 m 值的仿真。H1_pro 路径扫描 $m = 1$ 到 $m = 8$ ，H2 路径扫描 $m = 2$ 到 $m = 8$ 。仿真结果如表8所示。

可以发现，H1_pro 在 $m = 3$ 时获得最优延迟 ($t_p = 64.57ps$)，H2 在 $m = 3$ 时获得最优延迟 ($t_p = 48.37ps$)。

表 8: Task3 不同反相器级数 m 的延迟结果

m	H1_pro			H2		
	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
2	90.62	78.44	84.53	62.43	47.15	54.79
3	60.15	68.99	64.57	44.16	52.57	48.37
4	67.98	62.36	65.17	52.36	44.58	48.47
5	63.25	68.02	65.63	45.37	51.95	48.66
6	69.23	64.15	66.69	56.06	47.06	51.56
7	69.19	73.39	71.29	48.75	56.98	52.86
8	75.07	70.60	72.84	59.41	51.00	55.20

3.3.2 尺寸参数的精细扫描

由于计算资源有限，仅在最优 m 值时进行精细参数扫描。

对于 H1_pro ($m = 3$): XinvPA0_size 扫描范围为 [3, 4, 5], XNAND2_size 扫描范围为 [3, 4, 5], XNOR3_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [2, 3, 4], buffer_1_size 扫描范围为 [11, 13, 15], buffer_2_size 扫描范围为 [48, 51, 54, 57, 60, 63, 66]。

对于 H2 ($m = 3$): XinvPA0_size 扫描范围为 [1, 2, 3], XNAND2_size 扫描范围为 [1, 2, 3], XNOR3_size 扫描范围为 [1, 2], buffer_0_size 扫描范围为 [1, 2, 3], buffer_1_size 扫描范围为 [6, 8, 10], buffer_2_size 扫描范围为 [31, 34, 37, 40, 43, 46, 49]。

3.3.3 仿真结果与分析

精细扫描后的最优结果如下：

H1_pro 路径: XinvPA0_size = 5, XNAND2_size = 3, XNOR3_size = 1, buffer_0_size = 3, buffer_1_size = 11, buffer_2_size = 48, 得到 $t_{pLH} = 59.77\text{ps}$, $t_{pHL} = 68.62\text{ps}$, $t_p = 64.19\text{ps}$ 。

H2 路径: XinvPA0_size = 1, XNAND2_size = 2, XNOR3_size = 1, buffer_0_size = 3, buffer_1_size = 10, buffer_2_size = 43, 得到 $t_{pLH} = 43.06\text{ps}$, $t_{pHL} = 53.52\text{ps}$, $t_p = 48.29\text{ps}$ 。

部分参数精细扫描的仿真数据如表9、10所示。

3.3.4 关键路径参数分析

H1_pro 路径: $NA_0 \rightarrow Xinv02 \rightarrow PA_0 \rightarrow XinvPA0 \rightarrow NPA_0 \rightarrow XNOR3_1 \rightarrow word_1 \rightarrow buffer_0 \rightarrow buffer_1 \rightarrow buffer_2 \rightarrow load$

表 9: Task3 H1_pro 路径部分参数精细扫描结果

XinvPA0	XNAND2	XNOR3	buf_0	buf_1	buf_2	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
5	4	1	3	11	48	59.77	68.60	64.19
5	3	1	3	11	48	59.78	68.60	64.19
5	5	1	3	11	48	59.78	68.60	64.19
5	4	1	3	13	51	59.82	68.76	64.29
5	4	1	3	11	51	59.78	68.68	64.23
3	3	1	3	11	48	61.14	69.36	65.25

表 10: Task3 H2 路径部分参数精细扫描结果

XinvPA0	XNAND2	XNOR3	buf_0	buf_1	buf_2	$t_{pLH}(\text{ps})$	$t_{pHL}(\text{ps})$	$t_p(\text{ps})$
1	2	1	3	10	43	43.06	53.52	48.29
3	2	1	3	10	43	43.06	53.52	48.29
1	2	1	3	10	40	43.19	53.49	48.34
1	2	1	3	8	40	44.46	54.55	49.50
1	2	1	2	8	40	44.46	54.55	49.50
3	3	1	3	10	43	45.18	53.41	49.29

对于仿真得到的最优参数 ($m = 3$), 各门的逻辑努力参数如表11所示。

表 11: Task3 H1_pro 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv02	1	1	17	5
XinvPA0	5	1	16	0.2
XNOR3_1	1	2	1	3
buffer_0	3	1	1	3.67
buffer_1	11	1	1	4.36
buffer_2	48	1	1	5.33

路径参数计算: $G = 1 \times 1 \times 2 \times 1 \times 1 \times 1 = 2$, $B = 17 \times 16 \times 1^4 = 272$, $F = 5 \times 0.2 \times 3 \times 3.67 \times 4.36 \times 5.33 \approx 256$, $H = GBF \approx 2 \times 272 \times 256 = 139264$ 。

对于理论分析得到的最优参数 ($m = 4$, $h_{opt} = 3.62$), 理想情况下各门参数如表12所示。

理论计算: $G = 1 \times 1 \times 2 \times 1^4 = 2$, $B = 17 \times 16 = 272$, $F = 256$, $H = GBF = 2 \times 272 \times 256 = 139264$ 。根据理论分析, 简化后的路径努力 $H = 16 \times 2 \times 256 = 8192$ 。

H2 路径: $NA_1 \rightarrow Xinv12 \rightarrow PA_1 \rightarrow XNAND2_1 \rightarrow NA2_PA1 \rightarrow XNOR3_2 \rightarrow$

表 12: Task3 H1_pro 理论最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 $f = gh$
Xinv02	1	1	17	3.62
XinvPA0	3.62	1	16	3.62
XNOR3	0.76	2	1	7.24
buffer_0	1.66	1	1	3.62
buffer_1	6.01	1	1	3.62
buffer_2	21.76	1	1	3.62
buffer_3	78.78	1	1	3.25

$word_2 \rightarrow buffer_0 \rightarrow buffer_1 \rightarrow buffer_2 \rightarrow load$

对于仿真得到的最优参数 ($m = 3$), 各门的逻辑努力参数如表13所示。

表 13: Task3 H2 仿真最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 f
Xinv12	1	1	2	2
XNAND2_1	2	4/3	8	0.5
XNOR3_2	1	2	1	3
buffer_0	3	1	1	3.33
buffer_1	10	1	1	4.3
buffer_2	43	1	1	5.95

路径参数计算: $G = 1 \times \frac{4}{3} \times 2 \times 1^3 = \frac{8}{3} \approx 2.67$, $B = 2 \times 8 \times 1^4 = 16$, $F = 2 \times 0.5 \times 3 \times 3.33 \times 4.3 \times 5.95 \approx 256$, $H = GBF \approx 2.67 \times 16 \times 256 = 10923$ 。

对于理论分析得到的最优参数 ($m = 4$, $h_{opt} = 3.84$), 理想情况下各门参数如表14所示。

理论计算: $G = 1 \times \frac{4}{3} \times 2 \times 1^4 = \frac{8}{3}$, $B = 2 \times 8 = 16$, $F = 256$, $H = GBF = \frac{8}{3} \times 16 \times 256 = 10923$ 。根据理论分析, 简化后的路径努力 $H = 3 \times 16 \times 256 = 12288$ 。

以上给出的尺寸参数实现了两条关键路径的最优延迟。(待完善)

表 14: Task3 H2 理论最优参数下关键路径各门参数

逻辑门	尺寸 s	逻辑努力 g	分支努力 b	等效扇出 $f = gh$
Xinv12	1	1	2	3.84
XNAND2	1.92	$4/3$	8	5.12
XNOR3	1.25	2	1	7.68
buffer_0	2.89	1	1	3.84
buffer_1	11.09	1	1	3.84
buffer_2	42.58	1	1	3.84
buffer_3	163.5	1	1	1.57